| 000 | 01303nam a2200229 a 4500 | ||
|---|---|---|---|
| 001 | 001060428 | ||
| 003 | AM-YeNLA | ||
| 005 | 20220711123407.0 | ||
| 008 | 150219s2014 ai r 000 0 arm d | ||
| 020 | _a978-9939-72-142-2 | ||
| 040 |
_cAM-YeNLA _barm _dAM-YeNLA |
||
| 041 | 0 | _aarm | |
| 100 | 1 |
_aՉուխաջյան, Հայկ _9317962 |
|
| 245 | 1 | 0 |
_aVerilog-ի կիրառումը թվային համակարգերի նախագծման գործընթացում / _cՀ. Չուխաջյան ; ՀՀ ԿԳՆ, ՀՊՃՀ. "Միկրոէլ. սխ. և համակարգեր" միջֆակ. ամբիոն. Synopsys. |
| 250 | _a2-րդ հրատ (փոփոխություններով և լրացումներով) | ||
| 260 |
_aԵրևան : _bՃարտարագետ, _c2014. |
||
| 300 |
_a248 էջ ; _c21 սմ․ |
||
| 650 | 1 | 4 | _aԹվային նախագծում և ծրագրավորում |
| 710 | 2 | _aՀայաստանի Հանրապետության Կրթության և Գիտության նախարարություն | |
| 710 | 2 |
_aՀայաստանի պետական ճարտարագիտական համալսարան (Պոլիտեխնիկ). _b"Միկրոէլեկտրոնային սխեմաներ և համակարգեր" միջֆակուլտետային ամբիոն. _bSynopsys Արմենիա ՓԲԸ |
|
| 942 |
_2udc _cBK |
||
| 999 |
_c942090 _d942090 |
||