Бибило, Петр Николаевич <br/><br/>
Синтез логических схем с использованием языка VHDL / 
П.Н. Бибило. 
 - Москва :  СОЛОН-Р,  2002. 
 - 384 с. :  ил. 
 - Серия системы проектирования .
<br/><br/>Список лит. с. 378-379 
<br/><br/><label>Subjects--Topical Terms: </label><br/>Логические схемы