Поляков, Аркадий Константинович <br/><br/>
Языки VHDL и VERILOG в проектировании цифровой аппаратуры / 
А.К. Поляков. 
 - Москва :  СОЛОН-Пресс,  2003. 
 - 320 с. :  ил. 
 - Системы проектирования .
<br/><br/>Лит.: с. 305-306 
<br/><br/><label>ISBN: </label>5-98003-016-6 
<br/><br/><label>Subjects--Topical Terms: </label><br/>Проектирование цифровых систем